В рамках программы разработки технологий ультрадинамического масштабирования напряжения компания Texas Instruments (TI) и Массачусетский технологический институт (Massachusetts Institute of Technology, MIT) представили чип SRAM памяти, с наименьшим, по их словам, питающим напряжением в подпороговом состоянии. Микросхема емкостью 256 Кбит изготовлена по 65-нм техпроцессу TI, каждая ячейка реализована на 10 транзисторах, минимальное напряжение питания – 0,4 В, ток утечки в подпороговом состоянии снижен в 2,25 раз по сравнению со схемами, использующими шесть транзисторов на ячейку и требующими минимально 0,6 В питания.

Технологии ультрадинамического масштабирования напряжения, по заявлению представителя TI, будут применяться в чипах, построенных по 45-нм и более тонким техпроцессам, и позволят создавать устройства, оптимальным образом использующие питание от батарей. Интересно, что соучредителем сотрудничества TI и MIT в этой области стало небезызвестное оборонное ведомство США Defense Advanced Research Projects Agency (DARPA). В заявлении разработчиков указано, что одним из ключевых моментов, позволивших понизить напряжение питания, стала оптимизация дизайна транзисторов, обеспечившая снижение тока утечки.

— Samsung TCCD — выбор оверклокера;
— Тестирование модулей памяти Corsair DDR2 TWIN2X1024-8000UL1.